臺(tái)積電最近舉辦了第10屆年度開放創(chuàng)新平臺(tái) (Open Innovation Platform ：OIP) 生態(tài)系統(tǒng)論壇。在會(huì)中不但談及臺(tái)積電N3流程節(jié)點(diǎn)的技術(shù)和設(shè)計(jì)支持更新，還有高性能計(jì)算（HPC）平臺(tái)所推行的舉措。本文提供了有關(guān)設(shè)計(jì)工藝協(xié)同優(yōu)化（DTCO）活動(dòng)的更多詳細(xì)信息，與N3制程相比，這些活動(dòng)為N3HPC 帶來了性能提升。本文總結(jié)了設(shè)計(jì)解決方案探索和技術(shù)基準(zhǔn)測試總監(jiān)Y.K.Cheng主題為“N3 HPC設(shè)計(jì)工藝協(xié)同優(yōu)化”的演講重點(diǎn)。

　　背景

　　設(shè)計(jì)工藝協(xié)同優(yōu)化是指工藝開發(fā)工程和電路/IP 設(shè)計(jì)團(tuán)隊(duì)之間的合作。技術(shù)團(tuán)隊(duì)優(yōu)化設(shè)備和光刻工藝"窗口"，通常使用 TCAD 流程仿真工具。在先進(jìn)節(jié)點(diǎn)，線寬、間距、均勻性和密度（和密度梯度）允許的光刻變化是有限的。技術(shù)優(yōu)化旨在定義標(biāo)稱制造參數(shù)，其中高維統(tǒng)計(jì)窗口保持高產(chǎn)量。電路設(shè)計(jì)團(tuán)隊(duì)評(píng)估不同光刻拓?fù)涞男阅苡绊?，提取寄生RC參數(shù)并注釋到設(shè)備級(jí)網(wǎng)列表的模型。

　　DTCO的一個(gè)關(guān)鍵要素是庫IP小組所追求的。標(biāo)準(zhǔn)單元格“圖像”定義了nFET/pFET 設(shè)備寬度的分配（垂直）尺寸以及可用于單元內(nèi)連接的（水平）布線軌道數(shù)。該圖像還包含了具有全局電源/接地電網(wǎng)連接要求的局部配電拓?fù)洹?/p>

　　除了庫單元圖像外，高級(jí)節(jié)點(diǎn)的縮放金屬線的當(dāng)前密度增加意味著 DTCO 包括接觸/通孔連接的工藝光刻和電路設(shè)計(jì)策略。由于光刻/蝕刻均勻性限制，觸點(diǎn)/通孔尺寸的設(shè)計(jì)可變性極其有限，因此工藝和電路設(shè)計(jì)團(tuán)隊(duì)專注于優(yōu)化多個(gè)并行觸點(diǎn)/通孔和相關(guān)的金屬覆蓋范圍。

　　而且，DTCO 的一個(gè)至關(guān)重要的方面是 SRAM 位單元的設(shè)計(jì)和制造。設(shè)計(jì)人員推動(dòng)積極的單元面積光刻，結(jié)合設(shè)備尺寸靈活性，以獲得足夠的讀/寫噪聲容限和性能（在位線上有大量的虛線單元）。工藝工程師尋求確保合適的光刻/蝕刻窗口，與此同時(shí)，必須關(guān)注制造過程中的統(tǒng)計(jì)公差，以保障高良率。

　　臺(tái)積電為客戶提供內(nèi)部開發(fā)的基礎(chǔ)IP提供了一個(gè)緊密的DTCO開發(fā)反饋循環(huán)。

　　N3HPC DTCO

　　會(huì)上，Y.K.演示強(qiáng)調(diào)了N3HPC DTC結(jié)果，如下圖所示的功率與性能曲線。圖中用到的參考設(shè)計(jì)塊來自Arm A78內(nèi)核；曲線跨越一系列供電電壓，具有典型設(shè)備特性。與基線N3產(chǎn)品相比，將得到整體12%的性能提升。需要注意的是，對(duì)于相同的電源電壓，功耗略有增加。Y.K. 詳細(xì)介紹了已納入N3HPC的一些DTCO結(jié)果。他表示，每個(gè)功能都會(huì)導(dǎo)致性能增益相對(duì)減小 ，需要一致的優(yōu)化才能實(shí)現(xiàn)整體提升。

　　更大的單元高度

　　單元內(nèi)更寬的nFET和pFET設(shè)備為HPC架構(gòu)中常見的電容負(fù)載提供了更大的驅(qū)動(dòng)強(qiáng)度。

　　接觸柵間距 （CPP） 的增大

　　FinFET 設(shè)備中一個(gè)重要的寄生貢獻(xiàn)是柵-源/漏電容 （Cgd + Cgs）-CPP的增大可增加單元面積（和電線長度），但會(huì)降低此電容。

　　增加后端（BEOL）金屬間距（更寬的電線）的靈活性，并相應(yīng)地增加通孔，如下圖所示

　　高效金屬絕緣體金屬 （MiM）去耦電容拓?fù)?/strong>

　　下面所示的 MiM 電容橫截面描繪了三個(gè)金屬"板"（2 VDD + 1 VSS），用于提高二板實(shí)施的均體效率。

　　改進(jìn)的去耦（以及減少電容寄生輸入阻抗Rin）可減少 HPC 應(yīng)用中常見的開關(guān)活動(dòng)電源電壓"下降"。

　　雙高單元

　　在開發(fā)單元格圖像時(shí)，庫設(shè)計(jì)團(tuán)隊(duì)面臨著單元高度和電路復(fù)雜性之間的權(quán)衡。如上所述，較高的單元格高度允許更多的單元內(nèi)布線軌跡連接復(fù)雜的多階段和/或高扇入邏輯功能。其中，要求最高的單元格布局通常是可掃描觸發(fā)器。然而，對(duì)于許多門級(jí)來說，整個(gè)庫普遍使用的更大單元高度往往是低效率的。

　　N3HPC 的 DTCO 活動(dòng)促使臺(tái)積電采用雙高庫設(shè)計(jì)方法。雖然雙高單元被選擇性地應(yīng)用于早期技術(shù)，但N3HPC采用了400多個(gè)新單元。這就需要與 EDA 工具供應(yīng)商進(jìn)行廣泛的合作，以支持圖像技術(shù)文件定義、有效的單元格放置規(guī)則以及自動(dòng)布局布線算法，這些算法將成功地將單高和雙高單元集成到設(shè)計(jì)塊中。

　　Y.K. 還表示，作為N3HPC庫設(shè)計(jì)的一部分，多級(jí)單元中的設(shè)備尺寸是為優(yōu)化PPA而重新設(shè)計(jì)的。

　　自動(dòng)布線功能

　　時(shí)序驅(qū)動(dòng)布線算法通過"促進(jìn)"關(guān)鍵性能網(wǎng)絡(luò)的層分配，利用了上金屬層降低的 R*C/mm 特性。如上所述，N3HPC DTCO的努力使更多的潛在 BEOL 金屬線光刻寬度/間距成為可能。

　　如下所示，布線算法需要增強(qiáng)功能，以便選擇"非默認(rèn)規(guī)則"（NDR）來選擇線寬/間距。（NDR已經(jīng)使用了相當(dāng)長一段時(shí)間了——通常，這些性能關(guān)鍵網(wǎng)絡(luò)是優(yōu)先布線的，或者通常是手動(dòng)預(yù)布線。N3HPC DTCO 功能要求擴(kuò)展 NDR 使用量，作為一般自動(dòng)布線功能。該圖還描述了如何通過需要插入的柱圖案來支持增加的信號(hào)電流。

　　對(duì)于光刻規(guī)則嚴(yán)格且 NDR 不是選項(xiàng)的較低金屬層，需要增強(qiáng)布線算法以支持平行軌跡布線（以及通過插入），如上所示。

　　EDA 支持

　　要利用其中的諸多 N3HPC DTCO 功能，需要額外的EDA工具支持。下圖列出了主要 EDA 供應(yīng)商添加的關(guān)鍵工具的增強(qiáng)功能。

　　總結(jié)

　　臺(tái)積電已承諾推出高性能計(jì)算平臺(tái)，作為HPC特定工藝產(chǎn)品的一部分，將帶來顯著的性能提升。N3HPC 進(jìn)行了一組DTCO項(xiàng)目，在示例Arm核心設(shè)計(jì)塊上累計(jì)獲得12%的性能收益。其優(yōu)化跨越了一系列設(shè)計(jì)和工藝光刻窗口特性，從標(biāo)準(zhǔn)單元庫設(shè)計(jì)到BEOL互連選項(xiàng)，以及MiM電容制造。相應(yīng)的EDA工具（特別是自動(dòng)布局布線）已與主要EDA供應(yīng)商合作開發(fā)。