在1971年1月份的一個(gè)傍晚，6點(diǎn)左右，同事們都正常下班，回家嗨去了。范金卻收到了工藝制造部門發(fā)來的晶圓，既心潮澎湃，又憂心忡忡。雖然拿晶圓的手稍稍有些顫抖 ，但是范金畢竟久經(jīng)沙場，他按部就班完成晶圓測試準(zhǔn)備工作，終于上電那一刻到來了，仿佛整個(gè)世界都停止了呼吸，他的心也提到了嗓子眼。好吧，其實(shí)沒有什么懸念，芯片點(diǎn)亮了！他趁熱打鐵，一直奮戰(zhàn)到凌晨3點(diǎn)，既筋疲力竭，又激動(dòng)不已，激動(dòng)的是芯片PPA都一切正常。他無比輕松地回到家中，與妻子分享了他此刻的喜悅......

這其實(shí)就是英特爾第一款微處理器芯片4004 Bringup的過程，相信每一個(gè)經(jīng)過了Bringup工作的芯片工程師都會有類似的心路歷程。4004芯片其實(shí)是Intel接到的一個(gè)外包項(xiàng)目，客戶是日本的Busicom公司，主要是用在電子計(jì)算器上，為什么取名4004呢？其中第一個(gè)“4”代表此芯片是客戶訂購的產(chǎn)品編號，后一個(gè)“4”代表此芯片是英特爾公司制作的第四個(gè)訂制芯片，還有4001，4002，4003。四顆芯片統(tǒng)稱為MCS-4家族。

在介紹芯片如何設(shè)計(jì)之前，先介紹一下這個(gè)項(xiàng)目中的兩個(gè)重要人物，本篇的主人公主要是范金：

架構(gòu)設(shè)計(jì)負(fù)責(zé)人：霍夫（Ted Hoff）

將CPU的控制電路和運(yùn)算電路巧妙地整合在一起，把兩個(gè)存儲芯片附加上去，一個(gè)存儲數(shù)據(jù)，另一個(gè)存儲CPU指令程序，大大降低了成本。

電路設(shè)計(jì)負(fù)責(zé)人：范金（Federico Faggin）

英特爾CEO諾伊斯，從老東家仙童公司挖過來，1970年4月加入Intel，負(fù)責(zé)4001-4004四款芯片的設(shè)計(jì)工作。包括工藝選型，邏輯和電路設(shè)計(jì)，版圖和布局布線設(shè)計(jì)，測試方案設(shè)計(jì)，測試程序開發(fā)等等，是個(gè)扛把子。

工藝選型

在仙童工作時(shí)，范金就發(fā)明了一種自校準(zhǔn)的Silicon Gate MOS管工藝技術(shù)，相比傳統(tǒng)的Aluminum Gate MOS管工藝技術(shù)，晶體管密度可以更高，功耗和面積更有優(yōu)勢，并且成本更低，可靠性更高。

范金來到Intel設(shè)計(jì)4004時(shí)，選用的就是這種nMOS工藝，并且做了一些工藝改進(jìn)。當(dāng)時(shí)Intel有兩英寸的晶圓制造產(chǎn)線，光刻機(jī)采用的光源是汞燈，但是掩膜（Mask）的制作需要靠手工和放大鏡，如下圖所示：

手工Mask制作

邏輯和電路設(shè)計(jì)

下圖是范金的電路圖手稿，用鉛筆繪制在3張圖紙上。第一張是Memory模塊的電路圖，第二張是控制邏輯模塊的電路圖，第三張是運(yùn)算處理模塊的電路圖，可以實(shí)現(xiàn)加、減、移位等操作。

在電路設(shè)計(jì)上，范金有很多創(chuàng)新，例如靜態(tài)MOS管移位寄存器，新型計(jì)數(shù)器，以及自動(dòng)上電復(fù)位電路等等，都有專利可查。

Memory模塊的電路圖

控制邏輯模塊的電路圖

運(yùn)算處理模塊的電路圖

版圖設(shè)計(jì)（PnR）

在范金來之前，Intel并沒有針對微處理器設(shè)計(jì)的方法學(xué)，而且該項(xiàng)目進(jìn)度已經(jīng)落后6個(gè)月。但是，作為一個(gè)專業(yè)的工程師，范金有著活人不能被尿憋死的精神，隨著項(xiàng)目的進(jìn)展，他摸索出一套適用于類似于微處理器的隨機(jī)邏輯門電路設(shè)計(jì)和實(shí)現(xiàn)的方法學(xué)。

首先，當(dāng)時(shí)沒有DC和ICC2等EDA工具，邏輯設(shè)計(jì)和電路設(shè)計(jì)都是手工完成，需要同步考慮版圖設(shè)計(jì)，標(biāo)注邏輯門的物理信息，這樣可以減少翻譯過程中的錯(cuò)誤，同時(shí)縮短總體開發(fā)周期。范金還設(shè)計(jì)了一些標(biāo)準(zhǔn)化單元，進(jìn)行模塊化設(shè)計(jì)，同時(shí)制定了簡單的布局布線規(guī)則，根據(jù)這些規(guī)則，能夠快速地基于負(fù)載大小計(jì)算出MOS管尺寸，與后來的NLDM的概念類似。

此外，版圖設(shè)計(jì)是基于網(wǎng)格（Grid）的，所有的Poly和Metal都要分布在網(wǎng)格上，讓看似雜亂的版圖設(shè)計(jì)工作井然有序，大大降低了布局布線的難度，這套規(guī)則至今我們依然在沿用。下面就是一個(gè)標(biāo)準(zhǔn)邏輯門基于網(wǎng)格的版圖設(shè)計(jì)實(shí)例，純手工繪制，同樣需要人工DRC檢查，人工LVS檢查。

標(biāo)準(zhǔn)邏輯單元的版圖設(shè)計(jì)圖紙

下圖是整個(gè)4004芯片的Die 照片，其中還圈出了范金的簽名（F.F.）。這種通過手工制作的方式很容易出錯(cuò)，比如Intel早期的一顆存儲芯片就因?yàn)槔L制中出錯(cuò)導(dǎo)致少了一個(gè)比特。

Intel 4004 Die 照片

總結(jié)

雖然現(xiàn)在Synopsys和Cadence的EDA無比強(qiáng)大，而且大公司的流程也非常完善，但是在新的工藝和新的設(shè)計(jì)出現(xiàn)時(shí)，新的問題還是會需要人工去尋找Workaround，推動(dòng)EDA不斷發(fā)展的正式這些探索者們。范金在半導(dǎo)體的石器時(shí)代，不斷地銳意進(jìn)取，為當(dāng)今的信息和智能時(shí)代添磚加瓦，值得我們尊敬。