荷蘭半導(dǎo)體設(shè)備大廠ASML計劃推出新一代的極紫外光(EUV)微影設(shè)備，號稱可延長摩爾定律壽命至少10年。

　　ASML將自2023上半年起提供客戶0.55數(shù)值孔徑(NA)的新一代EUV機臺(目前版本為0.33NA)，該公司副總裁Teun van Gogh接受《EE Times》采訪時表示，這將有助于芯片制造業(yè)者在至少10年內(nèi)突破2納米節(jié)點的瓶頸。

　　該公司預(yù)期，芯片制造商一開始會在訴求成本節(jié)省的單次曝光EUV工藝中采用0.55NA設(shè)備，而在需要多重圖形(multi-pattern)的工藝中，采用0.33NA設(shè)備搭配較成熟的節(jié)點。隨著單次曝光0.55NA技術(shù)達(dá)到極限──大約會在6年之，ASML預(yù)測芯片業(yè)者將再次采用多重圖形方法來實現(xiàn)更先進的節(jié)點與更高的晶體管密度。

　　目前ASML是全世界唯一可供應(yīng)EUV微影設(shè)備的廠商，該公司是在2010年將第一套EUV設(shè)備原型出貨給一家匿名亞洲客戶。

　　今日，半導(dǎo)體制造領(lǐng)域分為“有EUV”以及“沒EUV”兩個世界，前者包括臺積電(TSMC)、三星(Samsung)與英特爾(Intel)，能為像是Apple、聯(lián)發(fā)科(MediaTek)、高通(Qualcomm)等客戶制造最尖端的芯片；后者則是在多年前就放棄投入高達(dá)數(shù)十億美元的資本支出，在先進工藝節(jié)點的競爭上認(rèn)輸，專注于改善較舊工藝的利潤以及對先進工藝需求較低、或不需要先進工藝的產(chǎn)品。

　　那些“沒EUV”的半導(dǎo)體業(yè)者包括中芯國際(SMIC)等中國大陸公司。中芯在去年中美貿(mào)易戰(zhàn)如火如荼的時候，被美國列入實體清單而無法采購EUV設(shè)備；投顧業(yè)者Susquehanna International Group的分析師Mehdi Hosseini表示，中芯不太可能獲得美方許可采購最新的ASML設(shè)備。

　　“不會有任何一套EUV設(shè)備出貨到中國的晶圓廠，包括那些在當(dāng)?shù)氐目鐕鴺I(yè)者；”Hosseini接受《EE Times》采訪時表示，那些在中國大陸擁有制造據(jù)點的跨國半導(dǎo)體公司也包括三星與英特爾。而在中國大陸之外，只有英特爾、三星與臺積電會在邏輯工藝采用EUV；此外三星、海力士(SK Hynix)與美光(Micron)等存儲器業(yè)者也會將EUV用于DRAM工藝。

　　跨越3納米節(jié)點障礙

　　Hosseini表示，在接下來幾年，ASML將推出的0.55NA設(shè)備將有助于臺積電等領(lǐng)先半導(dǎo)體業(yè)者突破前進3納米以下工藝的障礙；“晶圓廠唯一能實現(xiàn)3納米工藝的方法是采用EUV設(shè)備與多重圖形技術(shù)，這絕對會讓晶圓制造成本大幅提高，而避免EUV多重圖形的唯一方法，就是采用高NA (0.55NA)設(shè)備?！?/p>

　　他預(yù)測，臺積電尚未量產(chǎn)的3納米節(jié)點，不會如曾經(jīng)預(yù)期的那般引起市場轟動，因為該節(jié)點的晶體管密度增加幅度“不足”，且互連間距大于預(yù)期，這使得3納米晶體管成本與目前的4納米節(jié)點類似，芯片性能提升程度也有限。

　　根據(jù)Hosseini指出，臺積電、三星與英特爾三大芯片制造業(yè)者都意識到了這個障礙，競相投入在2納米節(jié)點采用環(huán)繞式柵極(GAA)晶體管架構(gòu)的技術(shù)研發(fā)，目標(biāo)是實現(xiàn)每平方毫米(millimeter) 2.2億晶體管的密度，以及30納米的互連間距。

　　多重圖形難以避免

　　雖然采用多重圖形方案也有助于讓芯片業(yè)者實現(xiàn)更高的晶體管密度，卻會因為工藝步驟的增加而帶來較高的制造成本，還有在每次曝光使用EUV的大量能耗。對此ASML的EUV NXE業(yè)務(wù)部門執(zhí)行副總裁Marco Pieters接受《EE Times》采訪時表示：”綜觀實現(xiàn)最終晶圓所有步驟，不只有微影技術(shù)以及微影設(shè)備所消耗的能源，還有沉積技術(shù)?！?/p>

　　Pieters指出，多年前0.33NA的EUV設(shè)備首度問世，ASML的客戶就經(jīng)歷過從多重圖形深紫外光(DUV)微影轉(zhuǎn)換到單次曝光EUV的程序，而單次曝光EUV也遭遇了極限；“我們已經(jīng)看到有客戶開始采用EUV微影進行多重圖形工藝，而0.33NA設(shè)備將與0.55NA設(shè)備共存，因為有一些電路層可以用目前的EUV設(shè)備進行單次曝光，我們認(rèn)為客戶將繼續(xù)同時采用高NA設(shè)備與現(xiàn)有技術(shù)?！?/p>

　　Susquehanna的Hosseini則表示，以EUV微影設(shè)備制造芯片的業(yè)者，會轉(zhuǎn)向采用多重圖形方法以更充分發(fā)揮該微影技術(shù)的效益：“EUV多重圖形是從4納米節(jié)點過渡到3納米節(jié)點、甚至3納米以下節(jié)點的唯一方法。”

　　ASML也看到客戶在新一代節(jié)點發(fā)揮0.33NA EUV設(shè)備更大效益的空間；Pieters指出：“我們認(rèn)為未來0.33NA EUV還會被應(yīng)用在接下來幾個節(jié)點，甚至在產(chǎn)業(yè)界所說的2納米以下節(jié)點。”

　　Hosseini在研究報告中表示，各家半導(dǎo)體業(yè)者命名工藝節(jié)點的方法有所不同，例如臺積電目前正在量產(chǎn)的5納米工藝升級版N5+，就相當(dāng)于英特爾量產(chǎn)中的10納米SuperFin，兩個工藝的晶體管密度都是每平方毫米1.75億以上晶體管，互連間距小于30納米。

　　此外他也在報告中指出，英特爾是利用十年前的浸潤式微影技術(shù)實現(xiàn)該節(jié)點的性能目標(biāo)，而臺積電則已經(jīng)是第二年采用EUV技術(shù)。

　　單一EUV供應(yīng)來源

　　在EUV技術(shù)以及高NA值微影工具領(lǐng)域，ASML預(yù)期在未來的幾年都會是全世界唯一的供應(yīng)商。Pieters 表示：“在可預(yù)見的未來，我們會是供應(yīng)這類技術(shù)的唯一公司?！?/p>

　　van Gogh則指出，從0.33NA轉(zhuǎn)換到0.55NA EUV，對曾經(jīng)在幾年前從DUV微影轉(zhuǎn)換至EUV的芯片制造商來說會更輕松；ASML已經(jīng)有一個支援生態(tài)系形成，聚集了可提供光罩、光阻劑等技術(shù)的供應(yīng)商。

　　不過ASML婉拒透露除了現(xiàn)有5家EUV采用者(英特爾、美光、三星、海力士與臺積電)之外，是否會有更多公司采購新一代0.55NA機臺。

　　ASML也表示，提升EUV設(shè)備的處理量將有助于降低整體擁有成本；ASML目前的EUV設(shè)備已經(jīng)從每小時可處理125片硅晶圓進步至170片晶圓，而新一代設(shè)備將進一步達(dá)到每小時200片晶圓的處理量。

　　“借此，我們嘗試在基本上改善每片晶圓的整體擁有成本；”Pieters表示：“我們試著確保那些系統(tǒng)的微影技術(shù)成本實際上會隨著時間降低?！?/p>

　　對此Hosseini表示，晶圓處理量提高對于芯片制造商來說非常重要，特別是在他們要開始采用多重圖形EUV的時候。他進一步指出，在高NA設(shè)備開發(fā)的同時，一臺可達(dá)到每小時處理200片晶圓的EUV機臺可滿足多重圖形應(yīng)用需求。

　　ASML看好全球半導(dǎo)體產(chǎn)業(yè)成長前景，以及市場對微影技術(shù)的需求強度不斷提升。而在過去三年，ASML的公司股價已經(jīng)漲了三倍。